Explore projects

Tó karine

Trabalho de alg 2 Elia

cMIPS - an FPGA ready VHDL model for 5-stage pipeline, MIPS32r2 core

This project is for the purpose of building a initramfs to boot openslx image. With this approach all stages were removed.

Boot system provided by DNBD3.

Reproducible Data Analysis of Scientific Cooperations

Conjuntos de Dados para Aprendizado de Estatística

cMIPS - an FPGA ready VHDL model for 5-stage pipeline, MIPS32r2 core

Estatística Aplicada à Ciência do Solo

Página web do Linux Educacional 5.0

Modulo node que permite uma fácil manipulação de cabeçalhos de pdf.

Aula tutorial de Mendeley para Referências Bibliográficas

Apostila de Git